

Dipl.-Ing. Matthias Riege, Hamburg

**Ein neues Verfahren zur
mod-2-Summen-Synthese
und dessen Anwendungen
in der Synthese und
der Verifikation digitaler
Schaltungen**

Reihe **9**: Elektronik

Nr. **228**

Inhaltsverzeichnis

1	Einleitung	1
2	Mod-2-Summensynthese	7
2.1	Einführung	7
2.2	Zur RM-Transformation	10
2.2.1	Einführung	10
2.2.2	Zur Theorie der unaten Funktionen	11
2.2.3	Die Polarität der verallgemeinerten RMT	20
2.3	Kanonische RMT mit fester Polarität	23
2.3.1	Verfahren zur Bestimmung einer optimalen Polarität	24
2.3.2	Generierung der kanonischen verallgemeinerten RME	26
2.4	Minimierung von mod-2-Funktionen	27
2.4.1	Funktions- und Transformationsbereich	27
2.4.2	Weitere Eigenschaften von ESOPs	34
2.4.3	Einige Eigenheiten der RMT	36
2.4.4	Beispiel zum Einsatz der RMT in der ESOP-Synthese	41
2.4.5	Funktionenbündelminimierung	42
2.4.6	Der Disjoint-Sharp-Operator	46
2.4.7	SOP-ESOP-Konvertierung	48
2.4.8	Unvollständig definierte Schaltfunktionen	50

2.5	Mehrwertige Logik	51
2.5.1	Definitionen	51
2.5.2	Behandlung mehrwertiger mod-2-Funktionenbündel	55
3	Anwendung in der Synthese	67
3.1	Komplexitätsabschätzung auf Gatterebene	67
3.2	Komplexitätsabschätzung zur PLA-Implementierung . . .	69
3.2.1	Grundlegende Struktur des XPLAs	70
3.2.2	Abbildung der RMFs auf XPLAs	71
3.2.3	Design einer EXOR-Zelle	72
3.2.4	Placement und Routing des EXOR-Feldes	73
3.3	Ergebnisse der Aufwandsabschätzung	74
3.3.1	Minimierung auf Gatterebene	74
3.3.2	XPLA-Implementierung	75
4	Anwendung in der Testsatzgenerierung	83
4.1	Einführung	83
4.2	Fehlermodelle	84
4.3	Fehlerreduktion	87
4.4	Testsatzgenerierung	87
4.5	Randbedingungen	89
4.6	Spektrale Verfahren zur Fehlerdetektion	90
4.6.1	Testsatzgenerierung für spezielle Schaltungen	92
4.6.2	Neue Methoden der ATPG	93
4.6.3	Testgerechter Systementwurf	96
4.7	Neue Testmethoden	97
4.7.1	Spezielle Klassen von Schaltwerken	99

INHALTSVERZEICHNIS

4.7.2	FANOUT-freie Netzwerke	100
4.7.3	s-a-Fehler und BF's in kanonischen RMC-Netzwerken	106
4.8	Aufwandsabschätzung	111
4.8.1	Hardwareaufwand	113
4.8.2	Zeitaufwand	115
4.9	Beispiele und weitere Abschätzungen	116
4.10	Testbarkeit von PLAs	124
5	Universelle Logikeinheiten	131
6	Zusammenfassung der Ergebnisse	137
7	Zusammenfassung und Ausblick	147
A	On-line selbsttestender Volladdierer	149
B	Glossar	161